ICL7660ESA+ Maxim Integrated Products, ICL7660ESA+ Datasheet

Page 1

... ESBGAはAmkor/Anam社の商標です。 ________________________________________________________________ Maxim Integrated Products 本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び ...

Page 2

ABSOLUTE MAXIMUM RATINGS GNDA .........................................................-0. GNDD.........................................................-0. GNDI ............................................................-0. GNDD ........................................-0. AUXEN1, AUXEN2 to ...

Page 3

DC ELECTRICAL CHARACTERISTICS (continued +5.0V ±5 unless otherwise noted. Typical values are at T PARAMETER SYMBOL CLOCK INPUTS (Note 3) Clock Input Resistance R CLK Input Resistance ...

Page 4

AC ELECTRICAL CHARACTERISTICS ( 5.0V -5.0V unless otherwise noted.) PARAMETER SYMBOL ANALOG INPUT Analog Input Full-Power BW Bandwidth Analog Input VSWR VSWR ...

Page 5

AC ELECTRICAL CHARACTERISTICS (continued +5.0V -5.0V unless otherwise noted.) PARAMETER SYMBOL TIMING CHARACTERISTICS Maximum Sample Rate f MAX Clock Pulse Width Low t PWL ...

Page 6

Note 11: Effective Number of Bits (ENOB) are computed from a curve fit referenced to the theoretical full-scale range. Note 12: Total Harmonic Distortion (THD) is computed from the first five harmonics. Note 13: Guaranteed by design ...

Page 7

+5V -5V noted.) SPURIOUS-FREE DYNAMIC RANGE vs. ANALOG INPUT FREQUENCY (SINGLE-ENDED ANALOG INPUT DRIVE) 80 -1dB FS 70 -6dB FS 60 -12dB FS ...

Page 8

+5V -5V noted.) SPURIOUS-FREE DYNAMIC RANGE vs ...

Page 9

+5V -5V noted.) DIFFERENTIAL NONLINEARITY vs. OUTPUT CODE (LOW-FREQUENCY SERVO LOOP DATA) 0.5 0.4 0.3 0.2 0.1 0 -0.1 -0.2 -0.3 -0.4 -0.5 ...

Page 10

B3, B4, C3, C4, E3, F3, G2, G3, N2, N3, U2, U3, U4, V3, V4 B6, B7 B10, B18, C10, C17, C18, T17, T18, U8, U18, V8, W8 B12 B13 B14 B15 C6 C7 C12 ...

Page 11

J1 J17 J18 K17 K18 L1 L17 L18 M17 M18 N17 N18 P1 P2 P17 P18 R1, R2, R3 R19 T1 U10 U11 U12 U13 U14 U15 U16 V10 V11 V12 V13 V14 V15 V16 ______________________________________________________________________________________ ± 5V、1Gsps、8ビットADC ...

Page 12

REF OUT BANDGAP +2.5V REFERENCE GNDR VOSADJ BIAS CURRENTS GNDI 50Ω T/H AMPLIFIER VIN+ VIN- 50Ω GNDI CLK+ 50Ω CLKCOM 50Ω T/H CLOCK CLK- DRIVER RSTIN+ RESET INPUT DUAL LATCH RSTIN- 図1. 簡略化ファンクションダイアグラム 詳細 ___________________________________ MAX104は、内蔵トラック/ホールド(T/H)アンプ及び 差 ...

Page 13

ENOB性能を著しく改善するため、高変換速度で高速 アナログデータの高精度捕捉を実現できます。 T/Hアンプは入力信号をバッファし、フルスケール信号 入力範囲として±250mVを受け付けます。T/Hアンプは 差動50Ω入力終端処理が施されているため、インピー ダンスが調整されたラインを使用してMAX104にインタ フェースしやすくなっています。図3に、MAX104の 内部のT/Hアンプ段の簡略化回路図を示します。 アパーチャ幅、遅延及びジッタ(又は不確定性)は、高速 コンバータの動的性能に影響するパラメータです。特に アパーチャジッタは、SNRに直接影響し、大きな誤差を 生じずに数値化できる最大スルーレート(dV/dt)を制限 します。MAX104は革新的なT/Hアンプ設計によって、 アパーチャジッタを0.5ps以下(typ)に抑えています。 アパーチャ幅 アパーチャ幅(t )は、(例えば、サンプリングブリッジ AW をターンオフしてT/Hユニットをホールドモードにする ために)T/H回路がホールドコンデンサを入力回路から 切り離すのに要する時間(図4)です。 アパーチャジッタ アパーチャジッタ(t )は、サンプル同士の時間間隔の AJ ばらつき(図4)です。 アパーチャ遅延 アパーチャ遅延(t )はサンプリングクロックの立上がり ...

Page 14

GNDIに接続されていることが必要です。REFOUTは、 必要に応じて外部機器を駆動するために2.5mAまで 出力できます。 可変外部リファレンスを使用してADCのフルスケール 範囲を調節できます。外部リファレンスを使用するには、 高精度リファレンスをREFINに接続し、REFOUTピン を未接続にしておいて下さい。この構成においては、 2つのリファレンスの競合を避けるため、REFOUTを 同時に接続しないで下さい。REFINの標準入力抵抗は 5kΩで、+2.5V±200mVの入力電圧を受け付けます。 最高の性能を得るには、MAX104の内部リファレンス の使用をお勧めします。 ディジタル出力 MAX104は、オフセットバイナリフォーマットでデータ を差動PECL出力に提供します。図5にPECL出力セルの 簡略化回路図を示します。全てのPECL出力はV よって駆動されます。V Oとして+3.0V∼V CC 任意の電圧が可能であるため、+3.3V又は+5Vのいずれ の機器とでもフレキシブルなインタフェースが可能です。 公称V O電源電圧は+3.3Vです。 CC MAX104の全てのPECL出力はオープンエミッタ型で、 各伝送ラインの終端で(V O∼2V)に50Ωで終端処理 CC しておく必要があります。表1に、MAX104のPECL 出力及びそれらの機能を示します。 デマルチプレクサの動作 MAX104のデータデマルチプレクサは、2つのTTL/ CMOSコンパチブル入力(DEMUXEN、DIVSELECT)に よって制御される3つの異なる動作モードを提供します ( 「 デマルチプレックスDIV2モード」 ...

Page 15

MAX104は、非デマルチプレックスDIV1モードにおいて 最大500Mspsまで動作可能です(表2)。このモードに おいては、内部デマルチプレックスはディセーブルさ れ、サンプリングされたデータは主ポートのみに現れ ます。補助ポートにはそのデータが1クロックサイクル 遅れて現れます(図6)。補助出力ポートは主出力ポート と同じデータストリームを含むため、AUXEN1及び AUXEN2をディジタルグランド(GNDD)に接続すること により、補助ポートをシャットダウンして電力を節約 することができます。これにより、内部バイアスセル がパワーダウンして、補助ポートの両方の出力(真及び コンプリメンタリ)がロジックハイレベルにプルアップ されます。全ての補助出力ポートからPECL終端電源 ADC SAMPLE NUMBER CLK- n n+1 n+2 CLK CLK+ DREADY+ DREADY DREADY- AUXILIARY DATA PORT PRIMARY DATA PORT NOTE: THE AUXILIARY PORT DATA IS DELAYED ONE ...

Page 16

MAX104は、特殊なデシメーションされたデマルチ プレックス出力モードを備えています（図8） 。この モードにおいては、ADCは入力サンプルを1つおきに 捨てて、入力サンプリング速度の1/4の速度でデータを 出力します。このモードは出力データ速度が遅くなる ため、システムデバッグに便利です。入力クロックが 1GHzの場合、DIV4モードの出力データ速度は出力 ポート当たり250MHzに低減されます(表2)。入力の サンプルが1つおきに捨てられるため、コンバータの 実効サンプル速度は500MHzとなります。 オーバーレンジ動作 主及び補助デマルチプレックス出力の両方について、 単一の差動PECLオーバーレンジ出力ビット(OR+、OR-) が提供されています。オーバーレンジビットの動作は、 ADC SAMPLE NUMBER CLK- n n+1 n+2 CLK CLK+ DREADY+ DREADY DREADY- AUXILIARY DATA PORT PRIMARY DATA PORT NOTE: THE LATENCY ...

Page 17

ANALOG INPUTS ARE ESD PROTECTED (NOT SHOWN IN THIS SIMPLIFIED DRAWING). VIN+ 50Ω GNDI 50Ω VIN 図9. 簡略化アナログ入力構造(シングルエンド/差動) 標準的なシングルエンド構成において、アナログ入力 信号(図10a)は同相入力(VIN+)のT/Hアンプ段に入り、 逆相入力(VIN-)は外部50ΩでGNDIに逆終端処理されて います。シングルエンド動作においては、入力振幅 ±250mVが可能です。表3に、シングルエンド動作に おける入力電圧及び対応する出力コードを示します。 差動アナログ入力 差動入力駆動(図10b)でフルスケールディジタル出力を 得るには、VIN+とVIN-の間に250mVp-pを印加する 必要があります(VIN+ = +125mV、VIN- = -125mV)。 中間スケールのディジタル出力コード(01111111又は 1000000)は、VIN+とVIN-の間に電圧差がないときに 生じます。ゼロスケールのディジタル出力コードを得る 表3. シングルエンド動作の理想的な入力電圧と出力コードの関係 VIN+ ...

Page 18

VIN+ +125mV +125mV - 0.5LSB -125mV + 0.5LSB 0V -125mV + 0.5LSB +125mV - 0.5LSB -125mV オフセット調整 これらのデバイスは、システムオフセットを補償する ための制御入力(VOSADJ)を提供しています。オフセット 調整入力は、内部+2.5高精度リファレンスからの自己 バイアス分圧されています。公称開放電圧はリファレンス 電圧の半分です。標準的な入力抵抗が25kΩのこのピン をREFOUTとGNDIの間に接続された外部10kΩポテン ショメータで駆動することにより、オフセットエラーを 補正できます(図11)。この制御機能によるオフセット 調整範囲は±5.5LSB(typ)です。 クロック動作 MAX104は、シングルエンドと差動の両動作用に設計 されたクロック入力を備えているため、入力駆動の必要 条件がフレキシブルになっています（図12） 。各クロック 入力は、チップ上のレーザトリミングされた50Ω抵抗 でCLKCOM(クロック終端リターン)に対して終端処理 されています。CLKCOM終端電圧は、グランド∼-2V間 の任意電圧に接続することにより、標準ECL駆動レベル ...

Page 19

MAX104をシングルエンドECLクロックドライブ用に 設定するには、クロック入力を図13cに示す方法で 接続して下さい(表5)。駆動されていないクロック入力 CLK+ +0.5V -0.5V NOTE: CLKCOM = 0V 図13a. シングルエンドのクロック入力信号 CLK+ -0.8V -1.8V NOTE: CLKCOM = -2V 図13c. シングルエンドのECLクロックドライブ ______________________________________________________________________________________ ± 5V、1Gsps、8ビットADC ...

Page 20

DCカップリングのクロック駆動オプション CLOCK DRIVE Single-Ended Sine Wave -10dBm to +4dBm Differential Sine Wave -10dBm to +4dBm Single-Ended ECL Differential ECL を直列に接続したもので、GNDIに対して逆終端処理 されている場合には、シングルエンドのECL/PECL/ サイン波駆動も可能です。 デマルチプレクサのリセット動作 MAX104は、出力ディジタルデータのデータ速度を サンプルクロックデータの半分に低減する内部1:2 デマルチプレクサを備えています。デマルチプレクサ のリセットは、複数のMAX104をインターリーブする 時、及び外部デマルチプレクサを同期させる時に必要 となります。図1の簡略化ブロックダイアグラムには、 4つのメイン回路ブロックからなるデマルチプレクサ リセット信号経路が示されています。入力から出力に 向かって、リセット入力デュアルラッチ、リセット パイプライン、デマルチプレクサクロック発生器及び リセット出力があります。デマルチプレクサリセット 動作及びこのセクションの制御に関係する信号は、表6 に記載されています。 ...

Page 21

SIGNAL NAME TYPE CLK+, CLK- Sampling clock inputs DREADY+, DREADY- Differential PECL outputs RSTIN+, RSTIN- Differential PECL inputs RSTOUT+, RSTOUT- Differential PECL outputs リセットパイプライン リセット信号経路における次のセクションはリセット パイプラインです。このブロックの目的は、変換された アナログデータがADCを通り抜ける待ち時間と一致 するように、クロックサイクルの待ち時間を付加する こ と で す 。 こ の よ う に ...

Page 22

フ ォ ー マ ッ ト で リ セ ッ ト 信 号 経 路 の 最 後 の ...

Page 23

ADC SAMPLE NUMBER CLK- n n+1 n+2 n+3 CLK CLK RSTIN- RESET INPUT RSTIN+ DREADY+ DREADY DREADY- AUXILIARY DATA PORT PRIMARY DATA PORT RSTOUT- RESET OUT DATA PORT RSTOUT+ NOTE: DREADY PHASE WAS ADJUSTED TO MATCH THE RESET ...

Page 24

I PTAT = ×  T 300 DIE  I  CONST チップ温度を測定するもう1つの方法では、図20に示す オペアンプ回路を使用します。この回路はチップ温度 に比例する電圧を生成します。この信号を使用した アプリケーションとしては、MAX104のチップ温度を 一定に保つための冷却ファンの速度制御が挙げられます。 この回路は、I 及びI 電流を電圧V CONST PTAT V に変換することで動作します(この時これらが+27℃ PTAT で同じ値になることを考慮に入れてスケーリングします)。 この電圧差が、可変利得の計測器アンプとして構成 された2つのアンプによって増幅されます。回路利得の 公称値は4.5092V/Vです。計測器アンプの利得は次式 で与えられます。 V TEMP = A V − ...

Page 25

MAX104の熱的性能 MAX104 θ AIRFLOW WITHOUT (linear ft./min.) HEATSINK 0 16.5 200 14.3 400 13 800 12.5 熱的性能 MAX104は、ジャンクションから周囲環境への熱抵抗 を求めるためにモデル化されています。表7に、本ADC の熱的性能パラメータを示します。 周囲温度：T = +70℃ A ヒートシンク寸法 ：25mm x 25mm x 10mm 基板サイズ及びレイアウト：4インチ x 4インチ 2信号層 2電源層 ヒートシンクメーカ Aavid Engineering社及びIERC社は、25mm ...

Page 26

10µF 10nF 10nF 47pF GNDD 10µF 10nF 10nF 47pF GNDI 10µF 10nF 10nF 47pF GNDA 10µF ...

Page 27

の 理想的な値の間の差です。DNLの大きさが1LSB未満で あ れ ば 、 そ の は ミ ッ シ ン ...

Page 28

ANALOG DIVSELECT DEMUXEN +5V DIGITAL VOSADJ DIFFERENTIAL VIN 50Ω 0 ANALOG INPUT VIN 50Ω 500mVp SAMPLE CLOCK Z = 50Ω CLK+ 0 1GHz +4dBm CLK- 50Ω GNDI CLKCOM ...

Page 29

TOP VIEW ______________________________________________________________________________________ ± 5V、1Gsps、8ビットADC 2.2GHzトラック/ホールドアンプ内蔵 MAX104 29 ...

Page 30

... Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 © ...