M393T2950BG0-CD5/CC SAMSUNG [Samsung semiconductor], M393T2950BG0-CD5/CC Datasheet - Page 8
![no-image](/images/no-image-200.jpg)
M393T2950BG0-CD5/CC
Manufacturer Part Number
M393T2950BG0-CD5/CC
Description
DDR2 Registered SDRAM MODULE 240pin Registered Module based on 512Mb B-die 72-bit ECC
Manufacturer
SAMSUNG [Samsung semiconductor]
Datasheet
1.M393T2950BG0-CD5CC.pdf
(21 pages)
512MB, 1GB, 2GB Registered DIMMs
S0*
S1*
BA0-BA1
A0-A13
RAS
CAS
WE
CKE0
CKE1
ODT0
ODT1
RESET**
Functional Block Diagram: 2GB, 256Mx72 Module
PCK7**
VSS
RS1
RS0
PCK7**
DQS0
DQS0
DQS2
DQS2
DQS3
DQS3
DQS5
DQS5
DQS1
DQS1
DQS4
DQS4
DQS6
DQS6
DQS7
DQS7
DQS8
DQS8
DQ0
DQ1
DQ2
DQ3
DQ16
DQ17
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
DQ8
DQ9
DQ10
DQ11
DQ32
DQ33
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
CB0
CB1
CB2
CB3
RST
1:2
G
R
E
S
T
E
R
I
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
* S0 connects to DCS and S0 connects to CSR on a Register, S1 connects to DCS and S0 connects to CSR on another Register.
** RESET, PCK7 and PCK7 connects to both Registers. Other signals connect to one of two Registers.
RSO-> CS : DDR2 SDRAMs D0-D17
RS1-> CS : DDR2 SDRAMs D18-D35
RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D35
RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D35
RRAS -> RAS : DDR2 SDRAMs D0-D35
RCAS -> CAS : DDR2 SDRAMs D0-D35
RWE -> WE : DDR2 SDRAMs D0-D35
RCKE0 -> CKE : DDR2 SDRAMs D0-D17
RCKE1 -> CKE : DDR2 SDRAMs D18-D35
RODT0 -> ODT0 : DDR2 SDRAMs D0-D17
RODT1 -> ODT1 : DDR2 SDRAMs D18-D35
CS DQS DQS
D0
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D1
D2
D3
CS DQS DQS
D5
CS DQS DQS
CS DQS DQS
D4
D6
D7
D8
M393T5750BS(Y)3 / M393T5750BS(Y)0
DM/
DM/
DM/
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
D18
CS DQS DQS
CS DQS DQS
D20
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D19
D21
D23
D24
D25
D26
D22
SCL
RESET
CK0
CK0
DM0/DQS9
NC/DQS9
DM1/DQS10
NC/DQS10
DM2/DQS11
NC/DQS11
DM3/DQS12
NC/DQS12
DM5/DQS14
NC/DQS14
DM4/DQS13
NC/DQS13
DM6/DQS15
NC/DQS15
DM7DQS16
NC/DQS16
DM8/DQS17
NC/DQS17
(populated as 2 rank of x4 DDR2 SDRAMs)
WP
Serial PD
SA0 SA1 SA2
A0
OE
DQ4
DQ5
DQ6
DQ7
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
DQ44
DQ45
DQ46
DQ47
DQ12
DQ13
DQ14
DQ15
DQ36
DQ37
DQ38
DQ39
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
CB4
CB5
CB6
CB7
P
L
L
A1
A2
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35
PCK7 -> CK : Register
PCK7 -> CK : Register
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
SDA
CS DQS DQS
D9
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D10
D11
D12
CS DQS DQS
D14
D15
CS DQS DQS
D13
D16
D17
V
V
VREF
V
DDSPD
DD
SS
/V
DDQ
Rev. 1.3 Aug. 2005
DDR2 SDRAM
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
D27
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D29
D30
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D28
D31
D32
D33
D34
D35
Serial PD
D0 - D35
D0 - D35
D0 - D35