74LV373D,118 NXP Semiconductors, 74LV373D,118 Datasheet - Page 7

• Manufacturer Part Number: 74LV373D,118
• Description: IC OCTAL D TRANSP LATCH 20SOIC
• Manufacturer: NXP Semiconductors
• Series: 74LVr

Specifications of 74LV373D,118

• Logic Type: D-Type Transparent Latch
• Circuit: 8:8
• Output Type: Tri-State
• Voltage - Supply: 1 V ~ 5.5 V
• Independent Circuits: 1
• Delay Time - Propagation: 20ns
• Current - Output High, Low: 16mA, 16mA
• Operating Temperature: -40°C ~ 125°C
• Mounting Type: Surface Mount
• Package / Case: 20-SOIC (7.5mm Width)
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Other names: 74LV373D-T; 74LV373D-T; 935063250118

Philips Semiconductors
V
V
V
output load.
V
V
V
V
1998 Jun 10
Figure 1. Data input (D
AC WAVEFORMS
Figure 2. Latch enable input (LE) pulse width, the latch enable
M
M
OL
X
X
Y
Y
Octal D-type transparent latch (3-State)
= V
= V
= V
= V
= 1.5V at V
= 0.5V * V
Q
HIGH-to-OFF
OFF-to-HIGH
Q
Q
LOW-to-OFF
OFF-to-LOW
and V
Q
n
n
n
OE INPUT
LE INPUT
n
OUTPUT
OUTPUT
OUTPUT
OL
OL
OH
OH
D
OUTPUT
n
INPUT
+ 0.1V
GND
GND
GND
– 0.3V at V
– 0.1V
OH
V
V
V
V
V
GND
Figure 3. 3-State enable and disable times.
V
OH
CC
OH
0.3V at V
V
OL
OL
V
V
OH
OL
V
I
input to output (Q
I
are the typical output voltage drop that occur with the
CC
I
CC
t
CC
PHL
CC
at V
and the output transition times.
w 2.7V and v 3.6V
at V
the output transition times.
at V
enabled
outputs
CC
CC
CC
V
V
M
t
M
PLZ
t
CC
t
PHZ
CC
w 2.7V and v 3.6V
PHL
t 2.7V and w 4.5V
w 2.7V and v 3.6V
n
V
) to output (Q
t
M
W
2.7V and w 4.5V
2.7V and w 4.5V
V
V
M
X
V
V
n
M
Y
) propagation delays
disabled
outputs
n
) propagation delays and
t
PZL
t
PZH
t
PLH
V
M
SV00662
V
t
M
PLH
SV00663
SV00664
outputs
enabled
7
TEST CIRCUIT
NOTE: The shaded areas indicate when the input is permitted
to change for predictable output performance.
D
LE INPUT
n
GENERATOR
SWITCH POSITION
t
t
t
INPUT
PLH/
PLZ/
PHZ/
TEST
DEFINITIONS
R
C
R
PULSE
GND
GND
T
L
L
t
t
= Load resistor
= Load capacitance includes jig and probe capacitiance.
t
= Termination resistance should be equal to Z
PHL
PZL
V
V
PZH
É É É É É É É É É É É É É
É É É É É É É É É É É É É
É É É É É É É É É É É É É
Figure 5. Load circuitry for switching times
I
I
Figure 4. Data set-up and hold times
2 * V
Open
GND
for the D
S
1
CC
V
Test Circuit for Outputs
V
I
M
t
R
su
T
n
input to the LE input.
t
V
h
D.U.T.
w 4.5V
M
V
2.7–3.6V
CC
< 2.7V
V
CC
V
O
C
OUT
2.7V
V
V
L
V
CC
CC
I
of pulse generators.
Product specification
50 pF
74LV373
t
su
SV00896
SV00665
t
R
R
h
L
L
= 1k
= 1k
2 * V
Open
GND
CC