m391b5273bh1 Samsung Semiconductor, Inc., m391b5273bh1 Datasheet - Page 11
![no-image](/images/no-image-200.jpg)
m391b5273bh1
Manufacturer Part Number
m391b5273bh1
Description
Ddr3 Sdram
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M391B5273BH1.pdf
(33 pages)
Unbuffered DIMM
BA0 - BA2
A0 - A15
9.2 4GB, 512Mx72 ECC Module
CKE1
CKE0
ODT0
ODT1
RAS
CAS
CK0
CK1
WE
S1
S0
DQS0
DQS0
DM0
DQS1
DQS1
DM1
DQS2
DQS2
DM2
DQS3
DQS3
DM3
DQS8
DQS8
DM8
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
BA0-BA2 : SDRAMs D0 - D17
A0-A15 : SDRAMs D0 - D17
CKE : SDRAMs D9 - D17
CKE : SDRAMs D0 - D8
RAS : SDRAMs D0 - D17
CAS : SDRAMs D0 - D17
WE : SDRAMs D0 - D17
ODT : SDRAMs D0 - D8
ODT : SDRAMs D9 - D17
CK : SDRAMs D0 - D8
CK : SDRAMs D9 - D17
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D0
D1
D2
D3
D8
ZQ
ZQ
ZQ
ZQ
ZQ
(Populated as 2 ranks of x8 DDR3 SDRAMs)
V
DD
V
V
V
DDSPD
REFDQ
/V
REFCA
DDQ
V
SS
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
11 of 33
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D9
D10
D11
D12
D17
ZQ
ZQ
ZQ
ZQ
ZQ
DQS4
DQS4
DM4
DQS5
DQS5
DM5
DQS6
DQS6
DM6
DQS7
DQS7
DM7
SPD
D0 - D17
D0 - D17
D0 - D17
D0 - D17
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Note :
1. DQ-to-I/O wiring is shown as recommended but may be
2. DQ/DQS/DQS/ODT/DM/CKE/S relationships must be
3. DQ, CB, DM, DQS, DQS resistors: Refer to associated
4. Refer to section 7.1 of this document for details on
5. For each DRAM, a unique ZQ resistor is connected to
6. Refer to "SPD and Thermal sensor for ECC UDIMMs"
DM
DM
DM
DM
changed.
maintained as shown.
topology diagram.
address mirroring.
ground. The ZQ resistor is 240 Ohm +/- 1%
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
for SPD detail.
EVENT
SCL
Rev. 1.0 December 2008
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D4
D5
D6
D7
SA0
EVENT
A0
ZQ
ZQ
ZQ
ZQ
Serial PD
DDR3 SDRAM
SA1
A1
SA2
DM
DM
DM
DM
A2
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D13
D14
D15
D16
SDA
ZQ
ZQ
ZQ
ZQ