upd70f3380 Renesas Electronics Corporation., upd70f3380 Datasheet - Page 62

• Manufacturer Part Number: upd70f3380
• Description: Upd70f3378 Datasheets
• Manufacturer: Renesas Electronics Corporation.

（e）UART タイミング
（T
（f）I
（T
（ストップ-スタート・コンディション間）
AV
AV
注 1. スタート・コンディション時に，最初のクロック・パルスは，ホールド時間のあとに生成されます。
62
SCL00クロック周波数
バス・フリー・タイム
ホールド時間
SCL00クロックのロウ・レベル幅
SCL00クロックのハイ・レベル幅
スタート／リスタート・コンディショ
ンのセットアップ時間
データ・ホールド
時間
デ-タ・セットアップ時間
SDA00およびSCL00信号の立ち上がり
時間
SDA00およびSCL00信号の立ち下がり
時間
ストップ・コンディションのセットア
ップ時間
入力フィルタによって抑制されるスパ
イクのパルス幅
各バス・ラインの容量性負荷
通信レート
ASCK0周波数
A
A
2. 装置は，SCL00 の立ち下がり端の未定義領域を埋めるために（SCL00 信号の V
3. 装置が SCL00 信号のロウ・ホールド時間（t
4. 高速モード I
5. Cb：1 つのバス・ラインの合計キャパシタンス（単位：pF）
SS
SS
= −40∼＋85℃, V
= −40∼＋85℃, V
2
C タイミング
= 0 V, C
= 0 V, C
低 300 ns のホールド時間を内部的に提供する必要があります。
のみ満たすことが必要です。
にしてください。
・装置が SCL00 信号のロウ状態ホールド時間を延長しない場合
・装置が SCL00 信号のロウ状態ホールド時間を延長する場合
t
SCL00 ラインが解放される（t
次のデータ・ビットを SDA0n ラインに送出してください。
SU：DAT
注
L
L
1
項
項
= 50 pF）
= 50 pF）
CBUS互換マスタの場合
I
2
Cモードの場合
≧250 ns
2
C バスは，標準モード I
目
目
DD
DD
= V
= V
DD1
DD1
μ
= EV
= EV
PD70F3378, 70F3379, 70F3380, 70F3381, 70F3382
f
t
t
t
t
t
t
t
t
t
t
t
Cb
CLK
BUF
HD:STA
LOW
HIGH
SU：STA
HD：DAT
SU：DAT
R
F
SU：STO
SP
DD
DD
略 号
略 号
データ・シート（暫定） U18608JJ2V0DS
= BV
= BV
Rmax.
2
C バス・システム内で利用できます。この場合，次の条件を満たすよう
DD
DD
＋t
= 3.5 V∼5.5 V, 4.0 V≦AV
= 3.5 V∼5.5 V, 4.0 V≦AV
SU：DAT
LOW
）を延長しない場合は，最大データ・ホールド時間（t
MIN.
0
250
= 1000＋250 = 1250 ns：標準モード I
4.7
4.0
4.7
4.0
4.7
5.0
4.0
−
−
−
−
0
注
2
標準モード
条
件
MAX.
1000
100
300
400
−
−
−
−
−
−
−
−
−
−
REF0
REF0
20＋0.1Cb
20＋0.1Cb
≦5.5 V, V
≦5.5 V, V
100
MIN.
MIN.
0
1.3
0.6
1.3
0.6
0.6
0.6
−
−
0
注
0
注
2
IHmin.
高速モード
4
注
注
SS
SS
5
5
での）SDA00 信号用に最
= V
= V
2
C バス仕様）前に，
SS1
SS1
MAX.
0.9
MAX.
400
300
300
400
1.5
10
50
−
−
−
−
−
−
−
−
注
= EV
= EV
3
SS
SS
= BV
= BV
単 位
単 位
HD：DAT
Mbps
MHz
kHz
μ
μ
μ
μ
μ
μ
μ
μ
pF
ns
ns
ns
ns
s
s
s
s
s
s
s
s
SS
SS
=
=
）