C505_9708 SIEMENS [Siemens Semiconductor Group], C505_9708 Datasheet - Page 225

• Manufacturer Part Number: C505_9708
• Description: 8-Bit CMOS Microcontroller
• Manufacturer: SIEMENS [Siemens Semiconductor Group]

L
M
Semiconductor Group
IE1 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-7
IEN0 . . . . . . 3-12, 3-13, 3-15, 6-28, 7-5, 8-3
IEN1 3-12, 3-13, 3-16, 6-28, 6-103, 7-6, 8-3
IEX3 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-9
IEX4 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-9
IEX5 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-9
IEX6 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-9
INIT. . . . . . . . . . . . . . . . . . . . . . . 3-18, 6-67
INT0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
INT1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
INT4 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
INT5 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
Interrupt system . . . . . . . . . . . . . 7-1 to 7-17
Interrupts
INTID . . . . . . . . . . . . . . . . . . . . . 3-18, 6-70
INTPND . . . . . . . . . . . . . . . . . . . 3-18, 6-76
IP0 . . . . . . . 3-12, 3-13, 3-15, 7-12, 8-3, 8-6
IP1 . . . . . . . . . . . . . . . . . . . 3-12, 3-16, 7-12
IR . . . . . . . . . . . . . . . . . . . . 3-14, 3-18, 6-70
IRCON . . . . . . 3-12, 3-16, 6-28, 6-103, 7-9
IT0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-7
IT1 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-7
LAR0 . . . . . . . . . . . . . . . . . 3-14, 3-18, 6-79
LAR1 . . . . . . . . . . . . . . . . . 3-14, 3-18, 6-79
LEC0 . . . . . . . . . . . . . . . . . . . . . 3-18, 6-69
LEC1 . . . . . . . . . . . . . . . . . . . . . 3-18, 6-69
LEC2 . . . . . . . . . . . . . . . . . . . . . 3-18, 6-69
LGML0 . . . . . . . . . . . . . . . . 3-14, 3-18, 6-73
LGML1 . . . . . . . . . . . . . . . . 3-14, 3-18, 6-73
LMLM0 . . . . . . . . . . . . . . . . 3-14, 3-18, 6-74
LMLM1 . . . . . . . . . . . . . . . . 3-14, 3-18, 6-74
Logic symbol . . . . . . . . . . . . . . . . . . . . . 1-3
M0 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-18
M1 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-18
MCFG. . . . . . . . . . . . . . . . . 3-14, 3-18, 6-80
MCR0 . . . . . . . . . . . . . . . . . 3-14, 3-18, 6-76
Block diagram . . . . . . . . . . . . . . 7-2 to 7-4
Enable registers . . . . . . . . . . . . 7-5 to 7-6
External interrupts. . . . . . . . . . . . . . . 7-16
Handling procedure . . . . . . . . . . . . . 7-14
Priority registers . . . . . . . . . . . . . . . . 7-12
Priority within level structure . . . . . . . 7-13
Request flags . . . . . . . . . . . . . 7-7 to 7-11
Response time . . . . . . . . . . . . . . . . . 7-17
Sources and vector addresses . . . . . 7-15
11-3
N
O
P
MCR1. . . . . . . . . . . . . . . . . 3-14, 3-18, 6-76
Memory organization . . . . . . . . . . . . . . . 3-1
MSGLST . . . . . . . . . . . . . . . . . . 3-18, 6-77
MSGVAL . . . . . . . . . . . . . . . . . . 3-18, 6-76
MX0 . . . . . . . . . . . . . . . . . 3-16, 3-17, 6-101
MX1 . . . . . . . . . . . . . . . . . 3-16, 3-17, 6-101
MX2 . . . . . . . . . . . . . . . . . 3-16, 3-17, 6-101
NEWDAT . . . . . . . . . . . . . . . . . . 3-18, 6-77
Oscillator operation . . . . . . . . . . . 5-6 to 5-7
Oscillator watchdog . . . . . . . . . . . 8-6 to 8-8
OV . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-16
OWDS . . . . . . . . . . . . . . . . . . . . . 3-15, 8-6
P . . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-16
P0 . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-15
P1 . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-15
P1ANA . . . . . . . . . . . 3-12, 3-15, 6-1, 6-109
P2 . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-15
P3 . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-16
P4 . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-17
Package information . . . . . . . . . . . . . 10-19
Parallel I/O . . . . . . . . . . . . . . . . . 6-1 to 6-14
PCON . . . . . . . . . . . . 3-13, 3-15, 6-46, 9-1
PCON1 . . . . . . . . . . . . . . . . 3-13, 3-15, 9-2
PDE . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-1
PDS . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-1
Pin Configuration . . . . . . . . . . . . . . . . . . 1-4
Pin Definitions and functions . . . . . . . . . 1-5
Ports . . . . . . . . . . . . . . . . . . . . . 6-1 to 6-14
Data memory . . . . . . . . . . . . . . . . . . . 3-2
General purpose registers . . . . . . . . . 3-2
Memory map . . . . . . . . . . . . . . . . . . . 3-1
Program memory . . . . . . . . . . . . . . . . 3-2
External clock source . . . . . . . . . . . . . 5-7
On-chip oscillator circuitry . . . . . . . . . 5-7
Recommended oscillator circuit . . . . . 5-6
Behaviour at reset . . . . . . . . . . . . . . . 5-3
Block diagram . . . . . . . . . . . . . . . . . . 8-7
Alternate functions . . . . . . . . . . . . . . . 6-2
Loading and interfacing . . . . . . . . . . 6-13
Output drivers circuitry . . . . . . . . . . . . 6-9
Output/input sample timing . . . . . . . 6-12
Mixed digital/analog I/O pins . . . . 6-11
Multifunctional digital I/O pins. . . . . 6-9
C505 / C505C
1997-08-01
Index