MC74HC390ADTR2 ON Semiconductor, MC74HC390ADTR2 Datasheet - Page 5

• Manufacturer Part Number: MC74HC390ADTR2
• Description: IC COUNTER RPPL DUAL 4ST 16TSSOP
• Manufacturer: ON Semiconductor
• Series: 74HCr

Specifications of MC74HC390ADTR2

• Logic Type: Divide-by-N
• Number Of Elements: 2
• Number Of Bits Per Element: 4
• Reset: Asynchronous
• Count Rate: 50MHz
• Trigger Type: Negative Edge
• Voltage - Supply: 2 V ~ 6 V
• Operating Temperature: -55°C ~ 125°C
• Mounting Type: Surface Mount
• Package / Case: 16-TSSOP
• Lead Free Status / RoHS Status: Contains lead / RoHS non-compliant
• Direction: -
• Timing: -

Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High−Speed CMOS Data Book
INPUTS
Clock A (Pins 1, 15) and Clock B (Pins 4, 15)
the clock input to the ÷ 5 counter. The internal flip−flops are
toggled by high−to−low transitions of the clock input.
CONTROL INPUTS
Reset (Pins 2, 14)
counting, resets the internal flip−flops, and forces Q
through Q
TIMING REQUIREMENTS
Symbol
Clock A is the clock input to the ÷ 2 counter; Clock B is
Asynchronous reset. A high at the Reset input prevents
t
t
f
rec
t
t
, t
CLOCK
w
w
f
(DL129/D).
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Q
D
Minimum Recovery Time, Reset Inactive to Clock A or Clock B
Minimum Pulse Width, Clock A, Clock B
Minimum Pulse Width, Reset
Maximum Input Rise and Fall Times
low.
10%
(Figure 4)
(Figure 3)
(Figure 4)
(Figure 3)
10%
50%
90%
90%
50%
10%
t
f
t
w
t
PLH
Figure 3.
t
TLH
1/f
(Input t
max
r
t
r
t
= t
PHL
t
Parameter
THL
f
= 6 ns)
SWITCHING WAVEFORMS
PIN DESCRIPTIONS
V
GND
CC
http://onsemi.com
A
5
OUTPUTS
Q
Q
Q
for BCD output as in Figure 6. Q
when the counter is operating in the bi−quinary mode as in
Figure 7.
A
B
A
Output of the ÷ 2 counter.
Outputs of the ÷ 5 counter. Q
, Q
(Pins 3, 13)
is the least significant bit when the counter is connected
CLOCK
RESET
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
C
, Q
Q
D
V
2.0
3.0
4.5
6.0
2.0
3.0
4.5
6.0
2.0
3.0
4.5
6.0
2.0
3.0
4.5
6.0
V
CC
(Pins 5, 6, 7, 9, 10, 11)
t
Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
PHL
– 55 to
25_C
1000
800
500
400
25
15
10
75
27
15
13
75
27
20
18
9
Figure 4.
Guaranteed Limit
50%
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
50%
t
t
rec
w
v 85_C
D
1000
800
500
400
30
20
13
11
95
32
19
15
95
32
24
22
B
is the most significant bit.
is the least significant bit
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
50%
v 125_C
1000
110
110
800
500
400
40
30
15
13
36
22
19
36
30
28
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
V
GND
V
GND
CC
CC
Unit
ns
ns
ns
ns