AD6624AS Analog Devices Inc, AD6624AS Datasheet - Page 2

• Manufacturer Part Number: AD6624AS
• Manufacturer: Analog Devices Inc

Specifications of AD6624AS

• Lead Free Status / RoHS Status: Not Compliant

AD6624
TABLE OF CONTENTS
FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
PRODUCT DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . 1
FUNCTIONAL BLOCK DIAGRAM . . . . . . . . . . . . . . . . . 1
SPECIFICATIONS/CHARACTERISTICS . . . . . . . . . . . . . 3
GENERAL TIMING CHARACTERISTICS . . . . . . . . . . . . 4
ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . 9
PIN FUNCTION DESCRIPTIONS . . . . . . . . . . . . . . . . . 11
ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
EXAMPLE FILTER RESPONSE . . . . . . . . . . . . . . . . . . . 14
INPUT DATA PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
NUMERICALLY CONTROLLED OSCILLATOR . . . . . 17
SECOND ORDER rCIC FILTER . . . . . . . . . . . . . . . . . . . 18
FIFTH ORDER CASCADED INTEGRATOR COMB
RAM COEFFICIENT FILTER . . . . . . . . . . . . . . . . . . . . . 20
USER-CONFIGURABLE BUILT-IN SELF-TEST (BIST) 22
RAM BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
CHANNEL BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
CHIP SYNCHRONIZATION . . . . . . . . . . . . . . . . . . . . . . 22
SERIAL OUTPUT DATA PORT . . . . . . . . . . . . . . . . . . . 24
Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Gain Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Input Data Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Scaling with Fixed-Point ADCs . . . . . . . . . . . . . . . . . . . . 16
Scaling with Floating-Point or Gain-Ranging ADCs . . . . 16
Frequency Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
NCO Frequency Hold-Off Register . . . . . . . . . . . . . . . . . 17
Phase Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
NCO Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Phase Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Amplitude Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Clear Phase Accumulator on HOP . . . . . . . . . . . . . . . . . . 17
Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Mode 00: Blank On IEN Low . . . . . . . . . . . . . . . . . . . . . 17
Mode 01: Clock On IEN High . . . . . . . . . . . . . . . . . . . . 18
Mode 10: Clock on IEN Transition to High . . . . . . . . . . 18
Mode 11: Clock on IEN Transition to Low . . . . . . . . . . . 18
WB Input Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Sync Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
rCIC2 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Example Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Decimation and Interpolation Registers . . . . . . . . . . . . . . 19
rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
FILTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
RCF Decimation Register . . . . . . . . . . . . . . . . . . . . . . . . 21
RCF Decimation Phase . . . . . . . . . . . . . . . . . . . . . . . . . . 21
RCF Filter Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
RCF Output Scale Factor and Control Register . . . . . . . . 21
Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Serial Output Data Format . . . . . . . . . . . . . . . . . . . . . . . 24
Serial Data Frame (Serial Bus Master) . . . . . . . . . . . . . . . 24
Serial Data Frame (Serial Cascade) . . . . . . . . . . . . . . . . . 25
Configuring the Serial Ports . . . . . . . . . . . . . . . . . . . . . . . 25
Serial Port Data Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Serial Port to DSP Interconnection . . . . . . . . . . . . . . . . . 25
Serial Slave Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
CIC5 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
–2–
MICROPORT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . 33
SERIAL PORT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . 36
JTAG BOUNDARY SCAN . . . . . . . . . . . . . . . . . . . . . . . . 36
INTERNAL WRITE ACCESS . . . . . . . . . . . . . . . . . . . . . . 37
INTERNAL READ ACCESS . . . . . . . . . . . . . . . . . . . . . . . 37
OUTLINE DIMENSIONS . . . . . . . . . . . . . . . . . . . . . . . . . 38
Serial Ports Cascaded . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Serial Output Frame Timing (Master and Slave) . . . . . . . 26
Serial Port Timing Specifications . . . . . . . . . . . . . . . . . . . 26
SBM0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
SCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDFS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDFE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Serial Word Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDFS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Mapping RCF Data to the BIST Registers . . . . . . . . . . . . 29
0x00–0x7F: Coefficient Memory (CMEM) . . . . . . . . . . . 29
0x80: Channel Sleep Register . . . . . . . . . . . . . . . . . . . . . 30
0x81: Soft_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . 30
0x82: Pin_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . 30
0x83: Start Hold-Off Counter . . . . . . . . . . . . . . . . . . . . . 30
0x84: NCO Frequency Hold-Off Counter . . . . . . . . . . . . 30
0x85: NCO Frequency Register 0 . . . . . . . . . . . . . . . . . . 30
0x86: NCO Frequency Register 1 . . . . . . . . . . . . . . . . . . 30
0x87: NCO Phase Offset Register . . . . . . . . . . . . . . . . . . 30
0x88: NCO Control Register . . . . . . . . . . . . . . . . . . . . . . 30
0x90: rCIC2 Decimation – 1 (M
0x91: rCIC2 Interpolation – 1 (L
0x92: rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0x93: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0x94: CIC5 Decimation – 1 (M
0x95: CIC5 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0x96: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0xA0: RCF Decimation – 1 (M
0xA1: RCF Decimation Phase (P
0xA2: RCF Number of Taps Minus One (N
0xA3: RCF Coefficient Offset (CO
0xA4: RCF Control Register . . . . . . . . . . . . . . . . . . . . . . 31
0xA5: BIST Register for I . . . . . . . . . . . . . . . . . . . . . . . . 32
0xA6: BIST Register for Q . . . . . . . . . . . . . . . . . . . . . . . 32
0xA7: BIST Control Register . . . . . . . . . . . . . . . . . . . . . 32
0xA8: RAM BIST Control Register . . . . . . . . . . . . . . . . 32
0xA9: Serial Port Control Register . . . . . . . . . . . . . . . . . 32
External Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Access Control Register (ACR) . . . . . . . . . . . . . . . . . . . . 33
External Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Channel Address Register (CAR) . . . . . . . . . . . . . . . . . . . 34
SOFT_SYNC Control Register . . . . . . . . . . . . . . . . . . . . 34
PIN_SYNC Control Register . . . . . . . . . . . . . . . . . . . . . . 34
SLEEP Control Register . . . . . . . . . . . . . . . . . . . . . . . . . 34
Data Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Write Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Read Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Read/Write Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Intel Nonmultiplexed Mode (INM) . . . . . . . . . . . . . . . . . 35
Motorola Nonmultiplexed Mode (MNM) . . . . . . . . . . . . 35
Input Port Control Registers . . . . . . . . . . . . . . . . . . . . . . 35
Write Pseudocode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Read Pseudocode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
RCF
CIC5
rCIC2
rCIC2
RCF
–1) . . . . . . . . . . . . . . . 31
RCF
–1) . . . . . . . . . . . . . . 31
) . . . . . . . . . . . . . . . 31
–1) . . . . . . . . . . . . . 31
–1) . . . . . . . . . . . . 31
) . . . . . . . . . . . . . . 31
RCF
-1) . . . . . 31
REV. B