iCE65L08F-TCS110I Lattice, iCE65L08F-TCS110I Datasheet - Page 76

• Manufacturer Part Number: iCE65L08F-TCS110I
• Description: FPGA - Field Programmable Gate Array iCE65 7680 LUTs, 1.0 1.2V Ultra Low-Power
• Manufacturer: Lattice

Specifications of iCE65L08F-TCS110I

• Rohs: yes
• Number Of Gates: 7680
• Number Of Logic Blocks: 32
• Maximum Operating Frequency: 256 MHz
• Operating Supply Voltage: 1.2 V
• Maximum Operating Temperature: + 85 C
• Mounting Style: SMD/SMT
• Package / Case: WLCS-110
• Distributed Ram: 128 Kbit
• Minimum Operating Temperature: - 40 C
• Operating Supply Current: 54 uA
• Factory Pack Quantity: 3000

iCE65 Ultra Low-Power mobileFPGA
(2.42, 30-MAR-2012)
76
CB284 Chip-Scale Ball-Grid Array
AA
AB
The CB284 package, partially-populated 0.5 mm pitch, ball grid array simplifies PCB layout with empty ball rings.
Footprint Diagram
Figure 48
pattern as the 12 x 12 mm CB284 package. In other words, the central 8 x 8 section of the CB284 footprint matches
the CB132 footprint.
Figure 31
Also see
The signal pins are also grouped into the four I/O Banks and the SPI interface.
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
VCCIO_3
VCCIO_3
DP07A
DP07B
DP08A
DP08B
DP09A
DP09B
DP10A
DP10B
DP12A
DP12B
DP13A
DP13B
DP14A
DP14B
VREF
PIO0
PIO3/
PIO3/
PIO3/
PIO3/
GND
PIO3/
PIO3/
PIO3/
PIO3/
GND
GND
PIO3/
PIO3/
GND
PIO3/
PIO3/
PIO3/
PIO3/
1
1
PIO0 PIO0 PIO0 PIO0 PIO0 PIO0
PIO2 PIO2 PIO2
Table 44
2
2
shows the conventions used in the diagram.
shows the CB284 chip-scale BGA footprint.
VCCIO_3
VCCIO_3
DP05A
DP05B
DP06A
DP06B
DP11A
DP15A
DP16A
DP16B
DP17A
DP17B
DP18A
DP18B
PIO0 PIO0 PIO0 PIO0 PIO0
GND
GND
VCC
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
3
3
PIO2 PIO2 PIO2 PIO2
for a complete, detailed pinout for the 132-ball and 284-ball chip-scale BGA packages.
4
4
Figure 48:
VCCIO_3
DP00A
DP00B
DP03A
DP03B
DP21B
DP23A
DP23B
DP24A
DP24B
PIO0 PIO0 PIO0 PIO0 PIO0
GBIN7/
GBIN6/
PIO3/
PIO3/
PIO3/
PIO3/
GND
DP11B
DP15A
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
GND
PIO3/
PIO3/
5
5
PIO2 PIO2 PIO2 PIO2
PIO2 PIO2 PIO2 PIO2
6
6
VCCIO_3
DP01A
DP01B
DP04B
DP19A
DP20A
DP21A
DP22A
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
GND
PIO2
7
7
iCE65 CB284 Chip-Scale BGA Footprint (Top View)
VCCIO_0
DP02A
DP02B
DP04A
DP19B
DP20B
DP22B
PIO0 PIO0
PIO2
PIO2
VCC
PIO3/
PIO3/
PIO3/
PIO3/
PIO3/
VCC
PIO3/
VCC
8
8
VCCIO_2
PIO0
PIO0 PIO0 PIO0
PIO0
PIO2
PIO2 PIO2
9
9
VCCIO_0
VCCIO_3
GBIN0/
PIO0 PIO0 PIO0 PIO0 PIO0 PIO0
PIO0
PIO0
PIO0
GND GND GND
PIO2
PIO2
GND
PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2 PIO2
VCC
10 11 12 13 14 15 16 17 18 19 20 21 22
10 11 12 13 14 15 16 17 18 19 20 21 22
I/O Bank 0
VCCIO_2
GBIN1/
GBIN5/
PIO0
PIO0
PIO0
PIO2
PIO2
PIO2
GND VCC
GND GND GND
VCC
™
I/O Bank 2
Family
VCCIO_0
GBIN4/
GND
PIO0
PIO0
GND
PIO2
PIO2
PIO2
GND
The 8 x 8 mm CB132 package fits within the same ball
VCCIO_1
VCCIO_2
CBSEL0
PIO2/
PIO0 PIO0 PIO0 PIO0 PIO0 PIO0 PIO0
GND
PIO0
PIO0
PIO2
PIO2 PIO2/
PIO2 PIO2 PIO2
VCC
CRESET_B
CBSEL1
CDONE
PIO0 PIO0 PIO0
PIO0
PIO0
PIOS/
SPI_SO
PIOS/
PIO0
PIO0
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1 PIO1
SPI_SI
SPI Bank
SPI_
VCC
SPI_SCK
PIOS/
PIO0 PIO0 PIO0 PIO0 PIO0
PIO0
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
GND
TCK
TDI
Lattice Semiconductor Corporation
SPI_SS_B
PIOS/
PIO2 PIO2 PIO2 PIO2
VPP_
FAST
VCCIO_1
GBIN3/
GBIN2/
TRST_B
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
GND
PIO1
PIO1
VPP_
TDO
TMS
2V5
VCCIO_1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
VCC
GND
www.latticesemi.com
VCCIO_0
VCCIO_1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
PIO1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
AA
AB