M368L3223CTL-CA2 SAMSUNG [Samsung semiconductor], M368L3223CTL-CA2 Datasheet - Page 4
![no-image](/images/no-image-200.jpg)
M368L3223CTL-CA2
Manufacturer Part Number
M368L3223CTL-CA2
Description
256MB DDR SDRAM MODULE Unbuffered 184pin DIMM 64-bit Non-ECC/Parity
Manufacturer
SAMSUNG [Samsung semiconductor]
Datasheet
1.M368L3223CTL-CA2.pdf
(12 pages)
M368L3223CTL
V
Functional Block Diagram
BA0 - BA1
A0 - A13
RAS
CAS
CKE0
WE
D D
V
VREF
V
DDSPD
/V
SS
DDQ
DQS1
DM1
DQS2
DM2
DQS3
DM3
DM0
DQS0
RAS : SDRAMs D0 - D7
CAS : SDRAMs D0 - D7
CKE: SDRAMs D0 - D7
WE: SDRAMs D0 - D7
DQ24
DQ25
DQ26
DQ27
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
CS0
BA0-BA1: SDRAMs D0 - D7
A0-A13: SDRAMs D0 - D7
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D M
D M
DM
DM
D0 - D7
D0 - D7
D0 - D7
D0 - D7
SPD
D 2
D3
CS
D0
C S
D1
CS
CS
DQS
DQS
DQS
DQS
DQS4
DM4
DQS5
DM5
DQS6
DM6
DM7
DQS7
S C L
184pin Unbuffered DDR SDRAM MODULE
WP
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
SA0
A0
Serial PD
SA1
A1
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D M
DM
DM
DM
SA2
A2
CS
D4
CS
D5
D6
D 7
CS
CS
DQS
DQS
DQS
DQS
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/ CS relationships
must be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
SDA
Card
Edge
*If two DRAMs are loaded,
Clock
Input
CK0/CK0
CK1/CK1
CK2/CK2
Cap will replace DRAM3
R=120
* Clock Wiring
*Clock Net Wiring
SDRAMs
2 SDRAMs
3 SDRAMs
3 SDRAMs
Rev. 0.3 May. 2002
Dram1
Cap
Cap
Dram3
*(Cap)
Cap
Dram5