M368L1624DTM-CCC SAMSUNG [Samsung semiconductor], M368L1624DTM-CCC Datasheet - Page 5

• Manufacturer Part Number: M368L1624DTM-CCC
• Description: 184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
• Manufacturer: SAMSUNG [Samsung semiconductor]

BA0 - BA1
A0 - A12
DM0
DQS1
DQS0
DQS3
DM3
DQS2
DM2
DM1
128MB, 256MB, 512MB Unbuffered DIMM
128MB, 16M x 64 Non ECC Module (M368L1624DTM)
Functional Block Diagram
CKE0
RAS
CAS
WE
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ15
CS0
LDQS
BA0-BA1 : DDR SDRAMs D0 - D3
A0-A12 : DDR SDRAMs D0 - D3
RAS : DDR SDRAMs D0 - D3
CAS : DDR SDRAMs D0 - D3
CKE : DDR SDRAMs D0 - D3
WE : DDR SDRAMs D0 - D3
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDQS
UDM
LDQS
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
I/O 7
UDQS
UDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
CS
D1
CS
D0
DM6
DM5
DM4
DQS6
DQS5
DQS4
DQS7
DM7
CK0/CK0
CK1/CK1
Clock
CK2/CK2
Input
Clock Wiring
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
SDRAMs
NC
2 SDRAMs
2 SDRAMs
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDQS
UDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDQS
UDM
LDQS
LDM
LDQS
LDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
D2
CS
CS
D3
(Populated as 1 bank of x16 DDR SDRAM Module)
V
SCL
DD
WP
V
VREF
V
Card
Edge
DDSPD
*If two DRAMs are loaded,
/V
Cap will replace DRAM3
Notes :
1. DQ-to-I/O wiring is shown as recommended
2. DQ/DQS/DM/CKE/CS relationships must be
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms +
SS
DDQ
but may be changed.
maintained as shown.
5%
R=120
SA0
A0
*Clock Net Wiring
Serial PD
Ω
Rev. 1.2 May. 2003
SA1
A1
DDR SDRAM
SA2
A2
D0 - D3
D0 - D3
D0 - D3
D0 - D3
Cap/D1/D3
Cap
Cap/*Cap/D2
Cap
SDA
Cap/D0/*Cap
Cap
SPD