m470l6524fl0 Samsung Semiconductor, Inc., m470l6524fl0 Datasheet - Page 7
![no-image](/images/no-image-200.jpg)
m470l6524fl0
Manufacturer Part Number
m470l6524fl0
Description
200pin Unbuffered Sodimm Based On 512mb F-die
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M470L6524FL0.pdf
(17 pages)
512MB, 1GB Unbuffered SODIMM
6.2 1GB, 128M x 64 Non ECC Module (M470L2923F60)
DM1
DQS1
DM3
DQS0
DM0
DQS2
DM2
DQS3
BA0 - BA1
A0 - A12
CKE1
CKE0
RAS
CAS
WE
V
DD
V
VREF
V
DDSPD
/V
SS
DDQ
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ4
DQ5
DQ6
DQ7
DQ12
DQ13
DQ14
DQ15
CS0
I/O 0
I/O 0
I/O 1
I/O 1
I/O 2
I/O 2
I/O 3
I/O 3
I/O 4
I/O 4
I/O 5
I/O 5
I/O 6
I/O 6
I/O 7
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
BA0-BA1: DDR SDRAMs D0 - D15
A0-A12 : DDR SDRAMs D0 - D15
RAS
CAS
CKE
CKE
WE
D3
CS
D0
D1
D2
CS
CS
CS
: DDR SDRAMs D0 - D15
: DDR SDRAMs D8 - D15
: DDR SDRAMs D0 - D7
: DDR SDRAMs D0 - D15
: DDR SDRAMs D0 - D15
DQS
DQS
DQS
DQS
D0 - D15
D0 - D15
D0 - D15
D0 - D15
SPD
(Populated as 2 bank of x8 DDR SDRAM Module)
CS1
I/O 4
I/O 5
I/O 6
I/O 7
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
D10
D11
D8
D9
CS
CS
CS
Note :
1. DQ-to-I/O wiring is shown as recommended but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must be maintained as shown
3. DQ, DQS, DM/DQS resistors: 22 Ohm.
CS
DQS
DQS
DQS
DQS
5 of 15
DQS4
DM4
DQS5
DM5
DQS6
DM6
DM7
DQS7
CK0 / 1
CK0 / 1
R=120
±
Card
Edge
5%
DQ48
DQ49
DQ50
DQ51
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Ω
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
D0,D8 / D4,D12
D1,D9 / D5,D13
D2,D10/ D6,D14
D3,D11/ D7,D15
*Clock Net Wiring
CS
D4
CS
D5
D6
CS
D7
CS
DQS
DQS
DQS
DQS
Rev. 1.01 August 2008
CK2
CK2
DDR SDRAM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
D12
D13
D14
D15
CS
CS
CS
CS
10pF
DQS
DQS
DQS
DQS