m368l6423jun Samsung Semiconductor, Inc., m368l6423jun Datasheet - Page 5
![no-image](/images/no-image-200.jpg)
m368l6423jun
Manufacturer Part Number
m368l6423jun
Description
Ddr Sdram Unbuffered Module
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M368L6423JUN.pdf
(17 pages)
4.0 Pin Configuration (Front side/back side)
Note :
1. * : These pins are not used in this module.
2. Pins 44, 45, 47, 49, 51, 134, 135, 140, 142, 144 are used on x72 module ( M381~ ), and are not used on x64 module.
3. Pins 111, 158 are NC for 1row modules & used for 2row modules.
4. Pins 137, 138 are NC for x16 1Row module.
5.0 Pin Description
Note : V
A0 ~ A12
BA0 ~ BA1
DQ0 ~ DQ63
DQS0 ~ DQS8
CK0,CK0 ~ CK2, CK2
CKE0, CKE1(for double banks) Clock enable input
CS0, CS1(for double banks)
RAS
CAS
WE
CB0 ~ CB7(for x72 module)
256MB, 512MB Unbuffered DIMM
Pin
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
1
2
3
4
5
6
7
8
9
DDID
Pin Name
defines relationship of V
DQS0
DQS1
DQS2
Front
DQ10
DQ11
CKE0
DQ16
DQ17
DQ18
DQ19
V
V
V
V
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
CK1
CK1
V
V
V
V
V
NC
NC
A9
A7
DDQ
DDQ
DDQ
REF
DD
SS
SS
SS
SS
Pin
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
KEY
DD
Address input (Multiplexed)
Bank Select Address
Data input/output
Data Strobe input/output
Clock input
Chip select input
Row address strobe
Column address strobe
Write enable
Check bit(Data-in/data-out)
DQS3
DQS8
DQS4
Front
DQ24
DQ25
DQ26
DQ27
DQ32
DQ33
DQ34
DQ35
DQ40
V
CB0
CB1
CB2
CB3
BA1
BA0
V
V
V
V
V
V
and V
A5
A4
A2
A1
A0
DDQ
DD
DD
SS
SS
SS
SS
DDQ
Function
and the default status of it is open (V
Pin
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
DQS5
DQS6
DQS7
Front
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
V
DQ56
DQ57
DQ58
DQ59
V
V
*CS2
*CK2
*CK2
CAS
SDA
SCL
V
V
V
V
V
V
WE
NC
DDID
DDQ
DDQ
SS
DD
SS
SS
DD
SS
5 of 17
DM0 ~7,8(for ECC) Data - in mask
Pin Name
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
Pin
SA0 ~ 2
93
94
95
96
97
98
99
V
V
V
V
DDSPD
SDA
SCL
V
V
NC
DDID
DDQ
REF
DD
SS
DD
DQ12
DQ13
DQ14
DQ15
CKE1
DQ20
DQ21
DQ22
DQ23
V
V
V
Back
*BA2
=V
DQ4
DQ5
DM0
DQ6
DQ7
DM1
DM2
V
A12
A11
V
V
V
V
NC
NC
NC
A8
DDQ
DDQ
DDQ
SS
SS
DD
SS
DD
DDQ
No connection
Power supply
(2.5V for DDR333, 2.6V for DDR400)
Power Supply for DQS
(2.5V for DDR333, 2.6V for DDR400)
Ground
Power supply for reference
Serial EEPROM Power/Supply ( 2.3V to 3.6V )
Serial data I/O
Serial clock
Address in EEPROM
V
DD
)
, V
DDQ
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
Pin
Rev. 1.0 November 2007
level detection
KEY
DQ28
DQ29
DQ30
DQ31
DQ36
DQ37
DQ38
DQ39
DQ44
Back
V
V
V
DM3
DM8
DM4
CB4
CB5
CK0
CK0
CB6
CB7
A10
V
V
V
V
V
V
A3
A6
DDQ
DDQ
DDQ
DD
SS
SS
SS
SS
SS
Function
DDR SDRAM
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
Pin
V
DQ45
DQ46
DQ47
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
Back
V
V
V
V
*CS3
DM5
*A13
DM6
DM7
DDSPD
RAS
CS0
CS1
V
SA0
SA1
SA2
V
V
NC
DDQ
DDQ
DDQ
DDQ
DD
SS
SS