NBSG72AMN ON Semiconductor, NBSG72AMN Datasheet - Page 2

• Manufacturer Part Number: NBSG72AMN
• Description: IC CROSSPOINT SWITCH 2X2 16QFN
• Manufacturer: ON Semiconductor

Specifications of NBSG72AMN

• Function: Crosspoint Switch
• Circuit: 1 x 2:2
• Voltage Supply Source: Dual Supply
• Voltage - Supply, Single/dual (±): ±2.38 V ~ 3.47 V
• Operating Temperature: -40°C ~ 85°C
• Mounting Type: Surface Mount
• Package / Case: 16-VFQFN Exposed Pad
• Lead Free Status / RoHS Status: Contains lead / RoHS non-compliant
• Other names: NBSG72AMNOS

Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
Á Á Á Á Á
1. In the differential configuration when the input termination pins (VTD0, VTD1) are connected to a common termination voltage, and if no signal
2. When an output level of 400 mV is desired and V
Table 1. PIN DESCRIPTION
Pin No.
is applied then the device will be susceptible to self−oscillation.
10
11
12
13
14
15
16
1
2
3
4
5
6
7
8
9
−
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
Á Á Á Á
(Note 2)
Name
VTD0
SELA
VTD1
SELB
OLS
V
V
V
D0
D0
D1
D1
Q1
Q1
Q0
Q0
EP
CC
CC
EE
LVDS, CML, ECL,
LVDS, CML, ECL,
LVDS, CML, ECL,
LVDS, CML, ECL,
LVECL, LVCMOS
LVECL, LVCMOS
LVTTL, LVCMOS
LVTTL, LVCMOS
LVTTL, LVCMOS
LVTTL, LVCMOS
RSECL Output
RSECL Output
RSECL Output
RSECL Output
Input
Input
Input
Input
Input
Input
Input
I/O
−
−
−
−
−
−
SELA
V
TD0
D0
D0
Figure 1. QFN−16 Pinout (Top View)
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á Á
1
2
3
4
Common Internal 50 W Termination Pin for D0 and D0 Input. See Table 4. (Note 1)
Inverted Differential Input 0.
Noninverted Differential Input 0.
Select Logic Input A. Internal 75 kW Pulldown to V
Negative Supply. All V
Guarantee Proper Operation.
Inverted Differential Input 1.
Noninverted Differential Input 1.
Common Internal 50 W Termination Pin for D1 and D1 Input. See Table 4. (Note 1)
Select Logic Input B. Internal 75 kW Pulldown to V
Noninverted Differential Output.
Inverted Differential Output.
Positive Supply. All V
Guarantee Proper Operation.
Input Pin for Output Level Select (OLS) See Table 3.
Noninverted Differential Output Typically Terminated with 50 W Resistor to
V
Inverted Differential Output Typically Terminated with 50 W Resistor to
V
Positive Supply. All V
Guarantee Proper Operation.
The Exposed Pad (EP) and the QFN−16 package bottom is thermally connected to
the die for improved heat transfer out of package. The exposed pad must be attached
to a heat−sinking conduit. The pad is not electrically connected to the die but may be
electrically and thermally connected to V
CC
TT
TT
− V
= V
= V
V
V
16
CC
5
EE
http://onsemi.com
EE
CC
CC
> 3.0 V, 2 kW resistor should be connected from OLS pin to V
NBSG72A
− 2.0 V.
− 2.0 V.
Q0
15
D1
6
2
Q0
14
D1
7
CC
CC
EE
OLS
V
13
Pins must be Externally Connected to Power Supply to
Pins must be Externally Connected to Power Supply to
8
TD1
Pins must be Externally Connected to Power Supply to
12
10
11
9
Description
V
Q1
Q1
SELB
CC
Exposed Pad (EP)
EE
on the PC board.
EE
EE
.
.
EE
.